PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000078030 A

(43) Date of publication of application: 14.03.00

(51) Int. CI

H03M 13/27 G06F 11/10

(21) Application number: 10243718

(22) Date of filing: 28.08.98

(71) Applicant:

DENSO CORP

(72) Inventor:

ITO TAKAFUMI **AONO TAKAYUKI**

(54) INTERLEAVING ADDRESS GENERATOR AND INTERLEAVING ADDRESS GENERATION **METHOD**


(57) Abstract:

PROBLEM TO BE SOLVED: To generate a read/write address to a memory so that a continuous interleaving processing on data of a plurality of blocks is realized with one memory.

SOLUTION: An address generator 1 generating a read/write address to a memory for executing an interleaving on N rows x M columns where NxM data are made into one block is provided with an address counter 3 executing count-up from zero at step width which is synchronized with a clock and is inputted, outputting the count value as the address, setting a value obtained by modulo-operating the value by (N_xM-1) to be the next count value when the count value at the next clock becomes not less than (NxM), and returning the next count value to '0' when the count value becomes (NxM-1) and a step width computing element 5 changing step width to the counter 3 to a value obtained by $(N_{\mu}M-1)$ modulo-operating a value obtained by multiplying step

width till then by M whenever the count value returns to '0'.

COPYRIGHT: (C)2000, JPO



			y O	٠,	
	eP				·
					·
			÷.	,	
i. 1.					

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-78030 (P2000-78030A)

(43)公開日 平成12年3月14日(2000.3.14)

(51) Int.Cl.7	識別記号	FΙ		テーマコード(参考)
H 0 3 M 13,	/27	H03M	13/22	5B001
G06F 11	/10 330	G06F	11/10 3 3 0 F	5 J O 6 5

審査請求 未請求 請求項の数4 OL (全 17 頁)


(21)出願番号	特願平10-243718	(71)出願人 000004260
		株式会社デンソー
(22)出顧日	平成10年8月28日(1998.8.28)	愛知県刈谷市昭和町1丁目1番地
		(72)発明者 伊藤 隆文
		爱知県刈谷市昭和町1丁目1番地 株式会
		社デンソー内
•		(72)発明者 青野 孝之
		爱知県刈谷市昭和町1丁目1番地 株式会
		社デンソー内
		(74)代理人 100082500
•		弁理士 足立 勉
	•	Fターム(参考) 5B001 AB02 AC05 AD06 AE04
		5J065 AA03 AB01 AC02 AG06 AH02
		AH04 AH06 AH09 AH17

(54) 【発明の名称】 インターリープアドレス発生器及びインターリープアドレス発生方法

(57)【要約】

【課題】 複数プロックのデータに対する連続したインターリーブ処理を1つのメモリで実施可能な様にメモリへのリード/ライト用のアドレスを発生させる。

【解決手段】 N×M個のデータを1ブロックとしたN 行×M列でのインターリーブ処理を行うべくメモリへの リード及びライト用のアドレスを発生するアドレス発生器1は、クロックに同期し且つ入力されるステップ幅で O からカウントアップを行い該カウント値をアドレスとして出力すると共に、次クロックでのカウント値が(N×M-1)のモジュロを取った値を次のカウント値とし、更にカウント値が(N×M-1)になると次のカウント値を O に戻すアドレスカウンタ3と、該カウンタ3へのステップ幅を、上記カウント値が O に戻る毎に、それまでのステップ幅を、上記カウント値が O に戻る毎に、それまでのステップ幅にMを乗じた値について(N×M-1)のモジュロを取った値へと変更するステップ幅演算器5とからなる。



【特許請求の範囲】

【請求項1】 N×M個(但し、NとMは2以上の整数)を1プロックとするデータを順次入力してメモリへ書き込むと共に、そのメモリに書き込んだデータを書き込み時とは異なるアドレスの順序で読み出すことにより、入力したデータを入力時の順序とは異なる順序で出力するインターリーブ処理を行うために用いられ、前記メモリへの読み出し及び書き込み用のアドレスを発生するインターリーブアドレス発生器であって、

クロックに同期し且つ外部より入力されるステップ幅で 10 初期値 0 からカウントアップ動作を行い、そのカウント値を前記メモリへの読み出し及び書き込み用のアドレスとして出力すると共に、次のクロックタイミングでのカウント値が前記 (N×M)以上となる場合には、その値について (N×M-1)のモジュロを取った値を、次のクロックタイミングでのカウント値とし、更に、今回のカウント値が (N×M-1)となった場合には、次のクロックタイミングでのカウント値を初期値 0 に戻すように構成されたアドレスカウント手段と、

前記ステップ幅を演算して前記アドレスカウント手段へ 20 出力する手段であって、現在出力しているステップ幅に 前記Mを乗じた値について (N×M-1) のモジュロを 取った値を、次のブロックに対するインターリーブ処理 時の新たなステップ幅として設定し、前記アドレスカウ ント手段のカウント値が初期値0に戻ったタイミングに 同期して、前記アドレスカウント手段へ出力するステッ プ幅を前記設定した新たなステップ幅に変更するステッ プ幅演算手段と、

を備えたことを特徴とするインターリーブアドレス発生 ** 器。

【請求項2】 請求項1に記載のインターリープアドレス発生器において、

前記ステップ幅演算手段は、

前記アドレスカウント手段のカウント値が初期値0から (N×M-1) となるまでの1ブロック分の期間中に、現在出力しているステップ幅を前記M回分だけ累積加算すると共に、その累積加算値について (N×M-1) のモジュロを取った値を、次のブロックに対するインターリーブ処理時の新たなステップ幅として設定するステップ幅設定手段と、

前記アドレスカウント手段のカウント値が (N×M-1) になったことを検出する検出手段と、

該検出手段により前記アドレスカウント手段のカウント値が(N×M−1)になったことが検出されると、前記ステップ幅設定手段にて設定された新たなステップ幅を、次のクロックタイミングで記憶すると共に、該記憶したステップ幅を前記アドレスカウント手段へ出力するステップ幅出力手段とから構成されていること、

を特徴とするインターリーブアドレス発生器。

【請求項3】 請求項1に記載のインターリーブアドレ 50

ス発生器において、

前記ステップ幅演算手段は、

現在出力しているステップ幅と前記Mとの乗算を行うと共に、その乗算値について (N×M-1) のモジュロを取った値を、次のブロックに対するインターリーブ処理時の新たなステップ幅として設定するステップ幅設定手段と、

前記アドレスカウント手段のカウント値が (N×M-1) になったことを検出する検出手段と、

0 該検出手段により前記アドレスカウント手段のカウント値が(N×M-1)になったことが検出されると、前記ステップ幅設定手段にて設定された新たなステップ幅を、次のクロックタイミングで記憶すると共に、該記憶したステップ幅を前記アドレスカウント手段へ出力するステップ幅出力手段とから構成されていること、

を特徴とするインターリーブアドレス発生器。

【請求項4】 N×M個(但し、NとMは2以上の整数)を1プロックとするデータを順次入力してメモリへ書き込むと共に、そのメモリに書き込んだデータを書き込み時とは異なるアドレスの順序で読み出すことにより、入力したデータを入力時の順序とは異なる順序で出力するインターリーブ処理を行うために用いられ、前記メモリへの読み出し及び書き込み用のアドレスを発生するインターリーブアドレス発生方法であって、

設定されたステップ幅で初期値0からカウントアップを行って、そのカウント値を前記メモリへの読み出し及び書き込み用のアドレスとして順次出力すると共に、次のカウント値が前記(N×M)以上となる場合には、その値について(N×M-1)のモジュロを取った値を、次30のカウント値とし、更に、今回のカウント値が(N×M-1)となった場合には、次のカウント値を初期値0に戻すようにしたアドレスカウント処理と、

該アドレスカウント処理で用いる前記ステップ幅を設定 するステップ幅設定処理とからなり、

前記ステップ幅設定処理では、現在設定しているステップ幅に前記Mを乗じた値について (N×M-1) のモジュロを取った値を、次のプロックに対するインターリーブ処理時の新たなステップ幅として求め、前記アドレスカウント処理によるカウント値が初期値 0 に戻ったタイミングに同期して、前記アドレスカウント処理で用いるステップ幅を前記求めた新たなステップ幅に更新すること

を特徴とするインターリーブアドレス発生方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、デジタル通信技術に関し、特に、デジタル通信システムにおけるバースト誤りの影響を低減するためのインターリーブ処理に関するものである。

[0002]

【従来の技術】一般に、デジタル通信システムの無線伝送路上で発生するバースト誤りは、誤りデータが集中的に発生するため、無線伝送路で伝送するデータに対してビタビデコーダやリードソロモンデコーダ等による誤り訂正処理を直接適用しても、大きな効果が得られない。【0003】そこで、従来より、無線伝送路で伝送するデータに対して、誤り訂正処理と共にインターリーブ処理を併用することで、バースト誤りによる集中した誤りデータを分散させてランダム誤りに変換し、これにより、誤り訂正効果の改善を図るようにしている。

【0004】このインターリーブ処理では、送信側でデータの順序を入れ替えて送信するようにしている。そして、受信側で送信側と逆の操作を行うことにより、データを元の順序に戻している。こうすることにより、伝送路でのバースト誤りが分散されてランダムな誤りに変換されるため、誤り訂正効果を高めることができる。

【0005】ここで、こうしたインターリーブ処理において、N×M個(但し、NとMは2以上の整数)を1ブロックとするデータの順序を入れ替えるために、RAM(ランダムアクセスメモリ)を用いる方法がある。そし20て、この方法では、RAMにN行の行アドレスとM列の列アドレスがあるものと仮定して、その行アドレスの順でRAMに入力データを書き込み、その書き込み終了後に、列アドレスの順でRAMからデータを読み出すことにより、仮想的な行アドレスと列アドレスとのX-Y変換を行って、入力データを入力時の順序とは異なる順序で出力するようにしている。

【0006】例えば、図7に示すように、こうしたイン ターリーブ処理を行う従来のインターリーブ回路101 は、データ入力端子DINからの入力データを格納する 30 と共に、その格納したデータをデータ出力端子DOUT から出力するRAM103と、クロック入力端子CLK からのクロックに同期して、初期値0から1ずつカウン トアップ動作を行うn+1ビットのアドレスカウンタ1 05、及び、アドレスカウンタ105から出力されるn +1ビットのデータQ0 ~Qn のうちで、最上位ビット Qn 以外のn ビットデータQ0 ~Qn-1 が、n ビット分 の第1入力端子a0~an-1に入力されると共に、アド レスカウンタ105からの上記nビットデータQ0~Q n-1 における下位mビットQ0 ~Qm-1 と上位 (nm) ビットQm ~Qn-1 とを入れ替えたn ビットデータ $Qm \sim Qn-1$, $Q0 \sim Qm-1$ が、n ビット分の第2入力 端子b0~bn-1 に入力されたアドレスセレクタ107 からなるインターリーブアドレス発生器とを備えてい

【0007】そして、アドレスセレクタ107は、アドレスカウンタ105の最上位ビットQnが例えば「0」の場合には、第1入力端子a0~an-1に入力されるアドレスカウンタ105からのデータQ0~Qn-1を、自己の出力端子Y0~Yn-1からRAM103のアドレス50

入力端子A0 ~An-1 へ書き込みアドレスとして出力し、逆に、アドレスカウンタ105 の最上位ビットQn が「1」の場合には、第2 入力端子b0 ~bn-1 に入力されるアドレスカウンタ105 からのデータQm~Qn-1 ,Q0 ~Qm-1 を、自己の出力端子Y0 ~Yn-1 からRAM103のアドレス入力端子A0 ~An-1 ~読み出しアドレスとして出力する。

【0008】そして更に、RAM103は、アドレスカウンタ105の最上位ビットQnが「0」の場合には、10 データ入力端子DINからクロックに同期して順次入力されるデータを、アドレス入力端子A0~An-1に入力されるデータにより示されるアドレスに格納し、また、アドレスカウンタ105の最上位ビットQnが「1」の場合には、アドレス入力端子A0~An-1に入力されるデータにより示されるアドレスのデータを、クロックに同期してデータ出力端子DOUTから順次出力する。

【0009】このようなインターリーブ回路101では、入力データをRAM103に書き込む場合には、アドレスセレクタ107によって、アドレスカウンタ105からのnビットデータQ0~Qn-1が、そのままRAM103のアドレス入力端子A0~An-1~書き込みアドレスとして出力されるため、RAM103の0番地から順にデータが書き込まれることとなる。

【0010】また、RAM103からデータを読み出す場合には、アドレスセレクタ107によって、アドレスカウンタ105からのnビットデータQ0~Qn-1における下位mビットQ0~Qn-1と上位(n-m)ビットQm~Qn-1とを入れ替えたnビットデータQm~Qn-1,Q0~Qn-1が、RAM103のアドレス入力端子A0~An-1へ読み出しアドレスとして出力されるため、データの書き込み時に対してRAM103の行アドレスと列アドレスとを入れ替えた順序でデータが読み出されることとなる。

【0011】例えば、4行×4列でのインターリーブ処理を行った場合(即ち、4×4個のデータを1ブロックとしてインターリーブ処理を行った場合)、データ入力端子DINからの入力データは、図8(A)に示すアドレスの順序でRAM103に書き込まれることとなる。そして、1ブロック分の16(=4×4)個のデータが全て書き込まれると、次に、図8(B)に示すアドレスの順序でRAM103からデータが読み出され、その読み出されたデータがデータ出力端子DOUTから順次出力されることとなる。尚、図8(A)における○内の番号は、データを書き込むアドレスの順序を示しており、図8(B)における△内の番号は、データを読み出すアドレスの順序を示している。

【0012】よって、1ブロック分の入力データに対して1番目のものから順にD1, D2, D3, …, D14, D15, D16というインデックスを付けるとすると、データ出力端子DOUTからは、入力データが、D1, D5

, D9 , D13, D2 , D6 , D10, D14, D3 , D7 , D11, D15, D4, D8, D12, D16という順に並 べ替えられて出力されることとなる。

[0013]

【発明が解決しようとする課題】ところで、上記従来の インターリープ回路101では、RAM103からのデ ータ読み出しを終えるまでは、1プロック分のデータを 保持する必要がある。よって、順次入力される複数のプ ロックのデータを連続してインターリーブ処理するため には、図9に示すように、図7のインターリーブ回路1 10 込み用のアドレスを発生するものである。 01と同じ構成を有する2つの回路プロック101A, 101Bと、一方の回路プロック101Bへクロックが 供給され始めるのを1ブロック分だけ遅延させる遅延回 路109と、他方の回路ブロック101Aにおけるアド レスカウンタ105の最上位ビットQn が「1」の場合 に、回路ブロック101Aのデータ出力端子DOUTか ら出力されるデータを出力データとして出力し、逆に、 上記最上位ビットQn が「O」の場合には、回路ブロッ ク101Bのデータ出力端子DOUTから出力されるデ ータを出力データとして出力するセレクタ111とか ら、インターリーブ回路を構成し、回路ブロック101 A, 101Bの各々が、図10に示すようなタイミング で、RAM103にデータを書き込むフェーズと、RA M103からデータを読み出すフェーズとを、交互に受 け持つようにする必要がある。

【0014】尚、図10は、図8と同様に、4×4個の データを1ブロックとしてインターリーブ処理を行った 場合を示している。そして、図10において、Qnが 「1」の場合に出力されている番号が1~16までの出 ック101Aによってインターリープ処理されたもので あり、Qnが「O」の場合に出力されている番号が17 ~32までの出力データは、回路ブロック101Bによ ってインターリーブ処理されたものである。

【0015】このように、従来の技術では、順次入力さ れる複数のブロックのデータに対してインターリーブ処 理を連続して行うためには、アドレスカウンタ105及 びアドレスセレクタ107からなるインターリーブアド レス発生器と、RAM103とを、2つずつ設ける必要 があり、インターリーブ処理を行うための回路を小型化 40 することが困難であった。そして特に、この種のインタ ーリーブ処理は、移動体通信機器等で実施されるため、 インターリーブ処理を行う回路は小型であることが要求 される。

【0016】そこで、本発明は、複数のブロックのデー タに対する連続したインターリーブ処理を、1つのメモ リで実施することのできるインターリープアドレス発生 器及びインターリーブアドレス発生方法を提供すること を目的としている。

[0017]

【課題を解決するための手段、及び発明の効果】上記目 的を達成するためになされた本発明のインターリーブア ドレス発生方法は、請求項4に記載のように、N×M個 (但し、NとMは2以上の整数)を1ブロックとするデ ータを順次入力してメモリへ書き込むと共に、そのメモ リに書き込んだデータを書き込み時とは異なるアドレス

の順序で読み出すことにより、入力したデータを入力時 の順序とは異なる順序で出力するインターリーブ処理を 行うために用いられ、前記メモリへの読み出し及び書き

【0018】そして、本発明のインターリーブアドレス 発生方法は、設定されたステップ幅で初期値0からカウ ントアップを行って、そのカウント値を前記メモリへの 読み出し及び書き込み用のアドレスとして順次出力する と共に、次のカウント値が前記 (N×M) 以上となる場 合には、その値について (N×M-1) のモジュロを取 った値を、次のカウント値とし、更に、今回のカウント 値が(N×M-1)となった場合には、次のカウント値 を初期値0に戻すようにしたアドレスカウント処理と、 該アドレスカウント処理で用いる前記ステップ幅を設定 するステップ幅設定処理とからなり、ステップ幅設定処 理では、現在設定しているステップ幅に前記Mを乗じた 値について (N×M-1) のモジュロを取った値を、次 のブロックに対するインターリーブ処理時の新たなステ ップ幅として求め、前記アドレスカウント処理によるカ ウント値が初期値0に戻ったタイミングに同期して、前 記アドレスカウント処理で用いるステップ幅を前記求め た新たなステップ幅に更新することを特徴としている。 【0019】また、このような本発明のインターリーブ カデータと、番号が33以上の出力データは、回路ブロ 30 アドレス発生方法は、請求項1に記載のインターリーブ アドレス発生器によって実施することができる。即ち、 請求項1に記載のインターリーブアドレス発生回路は、 N×M個(但し、NとMは2以上の整数)を1ブロック とするデータを順次入力してメモリへ書き込むと共に、 そのメモリに書き込んだデータを書き込み時とは異なる アドレスの順序で読み出すことにより、入力したデータ を入力時の順序とは異なる順序で出力するインターリー ブ処理を行うために用いられて、前記メモリへの読み出 し及び書き込み用のアドレスを発生するものであり、ア ドレスカウント手段と、ステップ幅演算手段とを備えて いる。

> 【0020】そして、アドレスカウント手段は、クロッ クに同期し且つ外部より入力されるステップ幅で初期値 0からカウントアップ動作を行い、そのカウント値を前 記メモリへの読み出し及び書き込み用のアドレスとして 出力すると共に、次のクロックタイミングでのカウント 値が前記(N×M)以上となる場合には、その値につい て (N×M-1) のモジュロを取った値を、次のクロッ クタイミングでのカウント値とし、更に、今回のカウン 50 ト値が (N×M-1) となった場合には、次のクロック

タイミングでのカウント値を初期値0に戻すように構成 されている。

【0021】そして更に、ステップ幅演算手段は、アドレスカウント手段がカウントアップ動作に用いるステップ幅を演算して前記アドレスカウント手段へ出力するのであるが、特に、現在出力しているステップ幅に前記Mを乗じた値について(N×M-1)のモジュロを取った値を、次のプロックに対するインターリーブ処理時の新たなステップ幅として設定し、前記アドレスカウント手段のカウント値が初期値0に戻ったタイミングに同期し10て、前記アドレスカウント手段へ出力するステップ幅を前記設定した新たなステップ幅に変更する。

【0022】尚、ステップ幅とは、メモリへのアドレスとなるカウント値をカウントアップする際の、1回毎の増加分の値を意味している。また、ある値2について ($N \times M - 1$) のモジュロを取った値とは、ある値2を ($N \times M - 1$) で割った場合の余りの値を意味している

【0023】このような本発明のインターリーブアドレス発生方法及びインターリーブアドレス発生器において、アドレスカウント処理或いはアドレスカウント手段によって出力されるアドレスのステップ幅は、その出力されるアドレスが(N×M-1)から初期値0に戻る毎であって、入力データの1プロック分毎に変更されることとなる。

【0024】よって、本発明のインターリーブアドレス 発生方法及びインターリーブアドレス発生器によれば、 1番目の (即ち、最初の) ブロックのデータを入力する 期間においては、アドレスカウント処理或いはアドレス カウント手段によって出力されるメモリの各アドレスに 30 入力データを順次書き込み、2番目以降の各ブロックの データを入力する期間においては、アドレスカウント処 理或いはアドレスカウント手段によって出力されるメモ リの各アドレスからデータを読み出すと共に、その読み 出したアドレスに現在の入力データを上書きすることに より、メモリからのデータの読み出しが、そのデータを 書き込んだ時とは異なるステップ幅でアドレッシングさ れることとなる。このため、メモリとインターリーブア ドレス発生器とを1組備えるだけで、複数のブロックの データに対する連続したインターリーブ処理が可能とな 40 る。

【0025】例えば、ステップ幅の初期値を1とすると共に、行数 (ロ一数) N=4及び列数 (カラム数) M=3のブロックサイズでインターリーブ処理を行う場合 (即ち、4×3個のデータを1ブロックとした4行×3列でのインターリーブ処理を行う場合) について、具体的に説明する。

【0026】この場合には、図4の上から5段目及び最下段に示すように、1番目のブロックのデータ (D1-1~D1-12) を入力する期間においては、アドレスカウン 50

ト処理或いはアドレスカウント手段から、0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11の順にアドレスが出力されることとなる。

【0027】そして、2番目のブロックのデータ (D2-1 ~D2-12) を入力する期間においては、ステップ幅設 定処理或いはステップ幅演算手段によって設定或いは出 力されるステップ幅が、1番目のブロックの入力期間に おけるステップ幅 (=1) にM (=3) を乗じた値 (= 3) について11 (=N×M-1) のモジュロを取った 値 (=3) となる。よって、アドレスカウント処理或い はアドレスカウント手段からは、0,3,6,9,1, 4, 7, 10, 2, 5, 8, 11の順にアドレスが出力 されることとなる。尚、出力されるアドレスが9の次に 1へと変化しているのは、9に現在のステップ幅である 3を加算した値(=12)が、1ブロックのデータ数で ある12 (=N×M) 以上となるため、この場合には、 12について11 (=N×M-1) のモジュロを取った 値である1が、次のカウント値になるからである。また 同様に、出力されるアドレスが10の次に2へと変化し ているのも、10に現在のステップ幅である3を加算し た値 (=13) が12 (=N×M) 以上となるため、こ の場合には、13について11 (=N×M-1) のモジ ユロを取った値である2が、次のカウント値になるから である。

【0028】そして更に、3番目のブロックのデータ (D3-1 ~D3-12) を入力する期間においては、ステッ プ幅設定処理或いはステップ幅演算手段によって設定或 いは出力されるステップ幅が、2番目のブロックの入力 期間におけるステップ幅(=3)にM(=3)を乗じた 値 (=9) について11 (=N×M-1) のモジュロを 取った値(=9)となる。よって、アドレスカウント処 理或いはアドレスカウント手段からは、0,9,7, 5, 3, 1, 10, 8, 6, 4, 2, 11の順にアドレ スが出力されることとなる。尚、出力されるアドレスが 9の次に7へと変化しているのは、9に現在のステップ 幅である9を加算した値(=18)が、1ブロックのデ ータ数である12 (=N×M) 以上となるため、この場 合には、18について11 (=N×M-1) のモジュロ を取った値である7が、次のカウント値になるからであ る。そして、このことは、出力されるアドレスが7の次 に5へと変化する場合や、5の次に3へと変化する場合 等についても同様である。

【0029】また、図4には示されていないが、4番目のブロックのデータを入力する期間においては、ステップ幅設定処理或いはステップ幅演算手段によって設定或いは出力されるステップ幅が、3番目のブロックの入力期間におけるステップ幅 (=9)にM (=3)を乗じた値 (=27)について11 (=N×M-1)のモジュロを取った値 (=5)となる。よって、アドレスカウント処理或いはアドレスカウント手段からは、0, 5, 1

, ·10

0、4、9、3、8、2、7、1、6、11の順にアドレスが出力されることとなる。尚、出力されるアドレスが10の次に4へと変化しているのは、10に現在のステップ幅である5を加算した値(=15)が、1プロックのデータ数である12(=N×M)以上となるため、この場合には、15について11(=N×M-1)のモジュロを取った値である4が、次のカウント値になるからである。そして、このことは、出力されるアドレスが9の次に3へと変化する場合や、8の次に2へと変化する場合等についても同様である。

【0030】よって、1番目のブロックのデータを、アドレスカウント処理或いはアドレスカウント手段によって出力されるメモリの各アドレスに順次書き込めば、その1番目のブロックの各データは、メモリの0から11までのアドレスへ、図1 (A)の〇内に示す番号の順序で書き込まれることとなる。

【0031】そして、2番目のブロックのデータを入力する期間において、アドレスカウント処理或いはアドレスカウント手段によって出力されるメモリの各アドレスからデータを読み出すと共に、その読み出したアドレス20に現在の入力データを上書きすれば、メモリに既に書き込まれている1番目のブロックの各データは、0から11までのアドレスから、図1(B)の△内に示す番号の順序で読み出され、また、2番目のブロックの各データは、メモリの0から11までのアドレスへ、図1(C)の○内に示す番号の順序(即ち、図1(B)の△内に示す番号と同じ順序)で書き込まれることとなる。

【0032】そして更に、3番目のブロックのデータを入力する期間において、アドレスカウント処理或いはアドレスカウント手段によって出力されるメモリの各アド 30レスからデータを読み出すと共に、その読み出したアドレスに現在の入力データを上書きすれば、メモリに既に書き込まれている2番目のブロックの各データは、0から11までのアドレスから、図1 (D)の△内に示す番号の順序で読み出され、また、3番目のブロックの各データは、図1 (B)と図1 (C)の関係と同様に、メモリの0から11までのアドレスへ図1 (D)の△内に示す番号の順序で書き込まれることとなる。

【0033】このため、1ブロック分の12個の入力データに対して1番目のものから順にD1, D2, D3, D4, D5, D6, D7, D8, D9, D10, D11, D12というインデックスを付けるとすると、図1(A)と図1(B)の関係及び図1(C)と図1(D)の関係からも分かるように、順次入力される各ブロックの入力データは、メモリから読み出されることにより、夫々、D1, D4, D7, D10, D2, D5, D8, D11, D3, D6, D9, D12という順序に並べ替えられることとなる。

【0034】つまり、メモリへのアドレスのステップ幅 ように、現在出力しているステップ幅をM回累積加算を、ステップ幅設定処理或いはステップ幅演算手段によ 50 るように構成する方が、乗算を直接行う必要がないた

ってデータの1ブロック分毎に変更していくことにより、1つのメモリだけで連続したインターリーブ処理が可能となるのである。尚、ステップ幅の初期値は、1に限るものではなく、1以上の整数であれば良い。また、インターリーブ処理に用いるメモリの先頭アドレスが0番地でない場合には、アドレスカウント処理或いはアドレスカウント手段によって出力されるアドレスに上記先頭のアドレス値を加算し、その加算後のアドレスをメモリのアドレス入力端子へ供給するようにすれば良い。

【0035】ところで、請求項1に記載のインターリー ブアドレス発生器において、ステップ幅演算手段は、請 求項2に記載のように、アドレスカウント手段のカウン ト値が初期値0から (N×M-1) となるまでの1ブロ ック分の期間中に、現在出力しているステップ幅を前記 M回分だけ累積加算すると共に、その累積加算値につい て (N×M-1) のモジュロを取った値を、次のブロッ クに対するインターリーブ処理時の新たなステップ幅と して設定するステップ幅設定手段と、アドレスカウント 手段のカウント値が (N×M-1) になったことを検出 する検出手段と、該検出手段によりアドレスカウント手 段のカウント値が (N×M-1) になったことが検出さ れると、前記ステップ幅設定手段にて設定された新たな ステップ幅を、次のクロックタイミングで記憶すると共 に、該記憶したステップ幅をアドレスカウント手段へ出 力するステップ幅出力手段と、から構成することができ

【0036】つまり、請求項2に記載のインターリーブ アドレス発生器では、現在出力しているステップ幅に前 記Mを乗じた値を、現在のステップ幅を前記M回分だけ 累積加算することによって求めている。また、請求項1 に記載のインターリーブアドレス発生器において、ステ ップ幅演算手段は、請求項3に記載のように、現在出力 しているステップ幅と前記Mとの乗算を行うと共に、そ の乗算値について (N×M-1) のモジュロを取った値 を、次のプロックに対するインターリーブ処理時の新た なステップ幅として設定するステップ幅設定手段と、ア ドレスカウント手段のカウント値が (N×M-1) にな ったことを検出する検出手段と、該検出手段によりアド レスカウント手段のカウント値が (N×M-1) になっ 40 たことが検出されると、前記ステップ幅設定手段にて設 定された新たなステップ幅を、次のクロックタイミング で記憶すると共に、該記憶したステップ幅をアドレスカ ウント手段へ出力するステップ幅出力手段と、から構成 することもできる。

【0037】つまり、請求項3に記載のインターリーブアドレス発生器では、現在出力しているステップ幅に前記Mを乗じた値を、現在のステップ幅と前記Mとを乗算することによって求めている。但し、請求項2に記載のように、現在出力しているステップ幅をM回累積加算するように機成する方が、乗算を直接行う必要がないた

め、回路構成を簡素化できるという点で有利である。

【発明の実施の形態】以下、本発明の一実施形態につい て、図面を用いて説明する。まず図2は、第1実施形態 のインターリーブアドレス発生器1の構成を表すプロッ ク図であり、図3は、そのインターリーブアドレス発生 器1の詳細な回路図である。

【0039】尚、本第1実施形態のインターリープアド レス発生器1は、N×M個(但し、NとMは2以上の整 数)のデータを1ブロックとしたN行×M列でのインタ 10 ーリーブ処理を行うために、図示しないメモリ(具体的 にはRAM) への読み出し及び書き込み用のアドレスを 発生するものである。また、以下の説明において、上記 Mを、列数を意味する「カラム数」といい、1ブロック のデータ数である上記 (N×M) を、「ブロックサイ ズ」という。

【0040】図2に示すように、本第1実施形態のイン ターリーブアドレス発生器1は、クロック入力端子T1 からのクロックに同期し且つ外部より入力されるステッ プ幅で初期値0からカウントアップ動作を行い、そのカ 20 ウント値をメモリへの読み出し及び書き込み用のアドレ スとして出力するアドレスカウンタ3と、そのアドレス カウンタ3から出力されるアドレス、ブロックサイズ入 力端子T2から入力されるブロックサイズ-1 (=N× M-1) を表すデータ、及びカラム数入力端子T3から 入力されるカラム数 (=M) を表すデータに基づき、ク ロック入力端子T1からのクロックに同期して、アドレ スカウンタ3でのステップ幅を演算し出力するステップ 幅演算器5とから構成されている。

【0041】尚、アドレスカウンタ3とステップ幅演算 30 器5には、リセット信号入力端子T4を介して、ハイア クティブのリセット信号が入力されるようになってい る。また、アドレスカウンタ3にも、ブロックサイズ入 力端子T2からのブロックサイズ-1 (=N×M-1) を表すデータが入力されている。また更に、アドレスカ ウンタ3からメモリへは、アドレス出力端子T5を介し てアドレスが出力されるようになっている。

【0042】次に、図3に示すように、アドレスカウン タ3は、当該アドレスカウンタ3のカウント値をクロッ ク入力端子T1からのクロックに同期して記憶し、その 40 記憶したカウント値をメモリへのアドレスとしてアドレ ス出力端子T5に出力する、入力バス幅に対応した数の クロック同期リセット機能付きフリップフロップからな るフリップフロップ群11 (以下、F/F群11とい う) と、F/F群11の出力値(即ち、当該アドレスカ ウンタ3の現在のカウント値であって、現在出力してい るメモリへのアドレス)とステップ幅演算器5から入力 されるステップ幅とを加算する加算器13と、その加算 器13の演算結果から、ブロックサイズ入力端子T2よ り入力されるブロックサイズ-1を表すデータ(以下単 50 て、加算器13の演算結果を当該アドレスカウンタ3の

に、ブロックサイズ-1という)を減算する減算器15 と、加算器13の演算結果とプロックサイズ入力端子T 2からのブロックサイズ-1とを大小比較して、加算器 13の演算結果がブロックサイズ-1 ($=N \times M - 1$) 以下である場合に、ハイレベルのセレクト信号を出力 し、そうでなければ(つまり、加算器13の演算結果が ブロックサイズ (=N×M) 以上である場合に)、ロウ レベルのセレクト信号を出力するコンパレータ17と、 コンパレータ17からのセレクト信号がハイレベルの場 合に、加算器13の演算結果をF/F群11のデータ端 子(D)に入力させ、コンパレータ17からのセレクト 信号がロウレベルの場合に、減算器15の演算結果をF /F群11のデータ端子(D)に入力させるセレクタ1 9と、から構成されている。

【0043】尚、F/F群11は、クロックの立ち上が りに同期して動作し、リセット信号入力端子T4から自 己のリセット端子 (RESET) へ入力されるリセット 信号がロウレベルである通常時には、セレクタ19から 入力バスを介して自己のデータ端子 (D) に入力される データ値を、クロックの立ち上がりタイミングで記憶 (ラッチ) して出力端子(Q)からアドレス出力端子T 5へ出力する。また、F/F群11は、自己の出力値が プロックサイズ-1 (=N×M-1) になると、次のク ロックの立ち上がりタイミングでは、セレクタ19の出 力に拘わらず、その出力値が初期値である0へ戻るよう に構成されている。

【0044】このように構成されたアドレスカウンタ3 では、リセット信号入力端子T4からハイレベルのリセ ット信号が入力されると、F/F群11が、クロック入 力端子T1からのクロックに同期してリセットされ、そ の結果、F/F群11に記憶されるカウント値であっ て、アドレス出力端子T5からメモリへ出力されるアド レスは、全ビットが0の初期値0となる(図4参照)。 【0045】そして、リセット信号入力端子T4からの リセット信号がロウレベルになって、リセットが解除さ れると、そのリセット解除後の次のクロックより、F/ F群11を中心としてメモリへのアドレスのカウントア ップ動作が行われる。このアドレスカウンタ3のカウン トアップ動作としては、まず、加算器13により、F/ F群11の現在の出力値とステップ幅演算器5から入力 されるステップ幅とが加算され、その加算器13の演算 結果とブロックサイズ-1 (=N×M-1) の値とが、 コンパレータ17によって大小比較される。

【0046】そして、加算器13の演算結果がブロック サイズ-1 ($=N\times M-1$) 以下である場合には、コン パレータ17からのセレクト信号に応じて動作するセレ クタ19により、加算器13の演算結果がそのままF/ F群11のデータ端子(D)に入力され、その結果、F /F群11は、次のクロックの立ち上がりタイミングに

カウント値として記憶すると共に、その記憶したカウント値を自己の出力端子(Q)からアドレス出力端子T5 へ、メモリへのアドレスとして出力することとなる。

【0047】また逆に、加算器13の演算結果がプロックサイズ (=N×M) 以上である場合には、上記セレクタ19により、減算器15の演算結果であって、加算器13の演算結果からプロックサイズ-1 (=N×M-1)を減じた値が、F/F群11のデータ端子(D)に入力され、その結果、F/F群11は、次のクロックの立ち上がりタイミングにて、減算器15の演算結果を当10該アドレスカウンタ3のカウント値として記憶すると共に、その記憶したカウント値を自己の出力端子(Q)からアドレス出力端子T5へ、メモリへのアドレスとして出力することとなる。

【0048】よって、アドレスカウンタ3では、F/F群11及び加算器13の作用により、クロックに同期し且つステップ幅演算器5より入力されるステップ幅で初期値0からカウントアップ動作が行われて、そのカウント値がメモリへのアドレスとして出力されることとなるが、特に、次のクロックタイミングでのカウント値がブ20ロックサイズ(=N×M)以上となる場合には、減算器15,コンパレータ17,及びセレクタ19の作用により、そのブロックサイズ以上の値についてブロックサイズー1(=N×M-1)のモジュロを取った値が、次のクロックタイミングでのカウント値がプロックサイズー1(=N×M-1)になると、前述したF/F群11の作用により、次のクロックタイミングでのカウント値が初期値0に戻ることとなる。

【0049】一方、図3に示すように、ステップ幅演算 30 器5は、アドレスカウンタ3が前述のカウントアップ動作に用いるステップ幅をクロック入力端子T1からのクロックに同期して記憶し、その記憶したステップ幅をアドレスカウンタ3 (詳しくは、アドレスカウンタ3の加算器13)へ出力する、1ビット目がクロック同期プリセット機能付きのフリップフロップ、それ以外がクロック同期リセット機能付きのフリップフロップからなるフリップフロップ群21(以下、F/F群21という)と、F/F群21からアドレスカウンタ3へ出力すべきステップ幅を演算する過程で生じる演算値を、クロック40入力端子T1からのクロックに同期して記憶する、入力バス幅に対応した数のクロック同期リセット機能付きフリップフロップからなるフリップフロップ群23(以下、F/F群23という)と、を備えている。

端子(Q)から出力する。また、ステップ幅演算器5 は、F/F群21の出力値(即ち、F/F群21からア ドレスカウンタ3へ現在出力しているステップ幅)とF /F群23の出力値とを加算する加算器25と、その加 算器25の演算結果から、ブロックサイズ入力端子T2 より入力されるプロックサイズ-1 $(=N \times M - 1)$ を 減算する減算器27と、加算器25の演算結果とプロッ クサイズ入力端子T2からのブロックサイズー1とを大 小比較して、加算器25の演算結果がプロックサイズー 1 (=N×M-1) 以下である場合に、ハイレベルのセ レクト信号を出力し、そうでなければ(つまり、加算器 25の演算結果がブロックサイズ (=N×M) 以上であ る場合に)、ロウレベルのセレクト信号を出力するコン パレータ29と、コンパレータ29からのセレクト信号 がハイレベルの場合に、加算器25の演算結果を選択し て出力し、コンパレータ29からのセレクト信号がロウ レベルの場合に、減算器27の演算結果を選択して出力 するセレクタ31と、アドレスカウンタ3のカウント値 (即ち、アドレスカウンタ3のF/F群11からメモリ へ出力されているアドレス) とカラム数入力端子T3か ら入力されるカラム数を表すデータ(以下単に、カラム 数という)とを大小比較して、アドレスカウンタ3のカ ウント値がカラム数 (=M) よりも小さい場合に、ハイ レベルのセレクト信号を出力し、そうでなければ (つま り、アドレスカウンタ3のカウント値がカラム数 (= M) 以上である場合に)、ロウレベルのセレクト信号を 出力するコンパレータ33と、コンパレータ33からの セレクト信号がハイレベルの場合に、セレクタ31の出 カをF/F群23のデータ端子(D)に入力させ、コン パレータ33からのセレクト信号がロウレベルの場合 に、F/F群23の出力を同F/F群23のデータ端子 (D) に入力させるセレクタ35と、を備えている。 【0051】そして更に、ステップ幅演算器5は、アド レスカウンタ3のカウント値とブロックサイズ入力端子 T2からのブロックサイズ-1とを比較して、アドレス カウンタ3のカウント値がプロックサイズ-1 (=N× M-1) と等しい場合に、ハイレベルのセレクト信号を 出力し、そうでなければ(つまり、アドレスカウンタ3 のカウント値がプロックサイズ-1 ($=N \times M - 1$) と 等しくない場合に)、ロウレベルのセレクト信号を出力 するコンパレーダ37と、コンパレータ37からのセレ クト信号がハイレベルの場合に、F/F群23の出力を F/F群21のデータ端子(D)に入力させ、コンパレ ータ37からのセレクト信号がロウレベルの場合に、F /F群21の出力を同F/F群21のデータ端子 (D) に入力させるセレクタ39と、リセット信号入力端子T 4からのリセット信号とコンパレータ37からのセレク ト信号との論理和信号を、F/F群23のリセット端子 (RESET) に入力させる論理和回路41と、を備え

【0052】次に、上記のように構成されたステップ幅 演算器5の動作について説明する。まず、リセット信号 入力端子T4からハイレベルのリセット信号が入力され ると、F/F群23では、その各フリップフロップのリ セット端子(RESET)に入力される信号が、論理和 回路41を介してハイレベルとなり、また、F/F群2 1では、1ビット目のフリップフロップのプリセット端子(SET)と、それ以外のビットのフリップフロップ のリセット端子(RESET)とに夫々入力される信号 がハイレベルとなる。

【0053】このため、リセット信号入力端子T4からハイレベルのリセット信号が入力されると、クロック入力端子T1からのクロックに同期して、F/F群23の出力値は全ビットが0となる。また、F/F群21の出力値は、1ビット目だけが1で、それ以外のビットが0となり、この結果、アドレスカウンタ3へ出力されるステップ幅は初期値としての1になる(図4参照)。

【0054】その後、リセット信号入力端子T4からの リセット信号がロウレベルになって、リセットが解除さ れると、F/F群23は、コンパレータ33からのセレ 20 クト信号に応じて動作するセレクタ35の出力を、クロ ックに同期してラッチし出力する。

【0055】ここで、セレクタ35は、コンパレータ33からのセレクト信号がハイレベルの場合(即ち、アドレスカウンタ3のカウント値であって、アドレス出力端子T5から出力されているアドレスが、カラム数(= M)よりも小さい場合)には、セレクタ31の出力をF/F群23のデータ端子(D)に入力させる。

【0056】そして、セレクタ31は、コンパレータ29からのセレクト信号に従い、加算器25によってF/30F群21の出力値とF/F群23の出力値とが加算された演算結果が、プロックサイズ入力端子T2からのプロックサイズー1(=N×M-1)以下である場合には、その加算器25の演算結果をそのままセレクタ35へ出力し、逆に、加算器25の演算結果がプロック数(=N×M)以上である場合には、減算器27によって加算器25の演算結果からプロックサイズー1(=N×M-1)が減算された演算結果を、セレクタ35へ出力する。

【0057】また、セレクタ35は、コンパレータ33 40 からのセレクト信号がロウレベルの場合(即ち、アドレスカウンタ3の現在のカウント値であって、アドレス出力端子T5から出力されているアドレスが、カラム数 (=M) 以上である場合)には、F/F群23の出力をF/F群23のデータ端子(D)に入力させる。

【0058】よって、F/F群23は、アドレスカウンタ3のカウント値がカラム数 (=M) よりも小さい場合には、現在の自己の出力値とF/F群23の出力値とを加算した値についてブロックサイズ-1 (=N×M-1)のエジュロを取った値を、***アのクロックタイミング

でラッチし、また、アドレスカウンタ3のカウント値が カラム数 (=M) 以上である場合には、自己の出力値を 更新せずに保持することとなる。

【0059】この結果、F/F群23は、加算器25、 減算器27、コンパレータ29、33、及びセレクタ3 1,35と共同して動作することにより、アドレスカウ ンタ3のカウント値が初期値0からブロックサイズ-1 (=N×M-1) となるまでの1ブロック分の期間中 に、F/F群21から出力されているステップ幅をカラ ム数M回分だけ累積加算すると共に、その累積加算値に 10 ついてブロックサイズ-1 (=N×M-1) のモジュロ を取った値を、次のブロックに対するインターリーブ処 理時の新たなステップ幅として記憶することとなる。そ して、この動作により、アドレスカウンタ3へ現在出力 しているステップ幅にカラム数 (=M) を乗じた値につ いてブロックサイズ-1 (=N×M-1) のモジュロを 取った値が、次のブロックに対するインターリーブ処理 時の新たなステップ幅として設定される。

【0060】また、アドレスカウンタ3のカウント値がブロックサイズ-1 (=N×M-1)になると、コンパレータ37が、ブロックの最終データの入力タイミングであると判断してハイレベルのセレクト信号を出力する。そして、そのコンパレータ37からのハイレベルのセレクト信号は、論理和回路41を介してF/F群23のリセット端子(RESET)に入力される。よって、F/F群23は、次のクロックタイミング(即ち、アドレスカウンタ3のカウント値が初期値0に戻るタイミングであって、次のブロックの最初のデータを入力するタイミング)でリセットされ、その出力値が0に戻ることとなる。つまり、コンパレータ37から出力されるハイレベルのセレクト信号は、1ブロックの終了を意味するブロック終了信号となっている。

【0061】一方、当該ステップ幅演算器5において、リセット信号入力端子T4からのリセット信号がハイレベルからロウレベルになってリセットが解除されると、F/F群21は、コンパレータ37からのセレクト信号に応じて動作するセレクタ39の出力を、クロックに同期してラッチし、ステップ幅として出力する。

【0062】ここで、セレクタ39は、コンパレータ37からのセレクト信号がロウレベルの場合(即ち、アドレスカウンタ30カウント値がブロックサイズ-1(=N×M-1)でない場合)には、F/F群210出力をF/F群210データ端子(D)に入力させ、また、コンパレータ37からのセレクト信号がハイレベルの場合(即ち、アドレスカウンタ30カウント値がブロックサイズ-1(=N×M-1)である場合)に、F/F群23の出力をF/F群210データ端子(D)に入力させる。

加算した値についてブロックサイズ-1 (=N×M- 【0063】よって、F/F群21は、アドレスカウン 1) のモジュロを取った値を、次のクロックタイミング 50 タ3のカウント値がブロックサイズ-1 (=N×M- 1)になると、次のクロックタイミング (即ち、アドレスカウンタ3のカウント値が初期値0に戻るタイミング)で、その直前にF/F群23に記憶されている次のブロックに対する新たなステップ幅をラッチし、そのラッチしたステップ幅を、アドレスカウンタ3のカウント値が次にブロックサイズ-1 (=N×M-1)から初期値0へ戻るまでの1ブロック分の期間中、アドレスカウンタ3へ出力することとなる。

【0064】つまり、F/F群21は、セレクタ39と 共同して動作することにより、コンパレータ37によっ 10 てアドレスカウンタ3のカウント値がブロックサイズー 1 (=N×M-1) になったことが検出されると、F/ F群23にラッチされている新たなステップ幅を次のクロックタイミングで記憶すると共に、その記憶した新たなステップ幅をアドレスカウンタ3へ出力することとなる。そして、この動作により、アドレスカウンタ3のカウント値が初期値0に戻ったタイミングに同期して、そのアドレスカウンタ3へ出力されるステップ幅が新たなステップ幅に変更される。

【0065】次に、図4は、上述したインターリーブア 20 ドレス発生器1の動作を、行数 (ロー数) N=4及び列数 (カラム数) M=3のブロックサイズでインターリーブ処理を行う場合を例に挙げて表すタイムチャートである。尚、本実施形態のインターリープアドレス発生器1が用いられる場合には、クロック入力端子T1へのクロックに同期して、メモリヘデータが順次入力される。

【0066】図4に示すように、この例の場合には、1番目のブロックのデータ (D1-1~D1-12) を入力する期間 (即ち、リセット信号がハイレベルからロウレベルに変化する直前から、データの1ブロック分に相当する 30クロックの12周期分の期間) において、アドレスカウンタ3から、0,1,2,3,4,5,6,7,8,9,10,11の順にアドレスが出力されることとなる。これは、ステップ幅演算器5のF/F群21から出力されるステップ幅の初期値が、1であるためである。

【0067】また、この期間においては、ステップ幅演算器5のF/F群23、加算器25、減算器27、コンパレータ29,33、及びセレクタ31,35からなる回路部分の作用により、アドレスカウンタ3からのアドレスがカラム数M(=3)よりも小さい0,1,2の各40場合に、F/F群21から現在出力されているステップ幅(=1)が累積加算されると共に、その累積加算値についてプロックサイズー1(=11)のモジュロを取った値(=3)が、次のブロックに対する新たなステップ幅としてF/F群23に記憶される。尚、この場合には、ステップ幅を3回累積加算してもブロックサイズ(=12)以上とならないため、F/F群23に記憶さ

【0068】そして、アドレスカウンタ3から出力されるアドレスが11から0に戻ると、そのタイミングで、

れる値は、 $0\rightarrow 1\rightarrow 2\rightarrow 3$ と変化する。

F/F群23に記憶されている新たなステップ幅 (= 3) がF/F群21にラッチされると共に、F/F群2 3の出力値がOに戻り、F/F群21にラッチされた新 たなステップ幅 (=3) が、2番目のブロックのデータ (D2-1 ~D2-12) を入力する期間におけるステップ幅 として、アドレスカウンタ3へ出力されることとなる。 【0069】このため、2番目のブロックのデータ (D 2-1 ~D2-12) を入力する期間において、アドレスカウ ンタ3からは、0, 3, 6, 9, 1, 4, 7, 10, 2, 5, 8, 11の順にアドレスが出力されることとな る。尚、この期間において、出力されるアドレスが9の 次に1へと変化しているのは、9に現在のステップ幅で ある3を加算した値(=12)が、ブロックサイズ(= 12) 以上となるため、この場合には、減算器15の演 算結果であって、12についてプロックサイズ-1 (= 11) のモジュロを取った値である1が、次のカウント 値としてF/F群11にラッチされるからである。そし て、このことは、出力されるアドレスが10の次に2へ と変化する場合についても同様である。

【0070】また、この期間においては、ステップ幅演算器5のF/F群23、加算器25、減算器27、コンパレータ29、33、及びセレクタ31、35からなる回路部分の作用により、アドレスカウンタ3からのアドレスがカラム数M(=3)よりも小さい0、1、2の各場合に、F/F群21から現在出力されているステップ幅(=3)が累積加算されると共に、その累積加算値についてブロックサイズー1(=11)のモジュロを取った値(=9)が、次のブロックに対する新たなステップ幅としてF/F群23に記憶される。尚、この場合には、ステップ幅を3回累積加算してもブロックサイズ(=12)以上とならないため、F/F群23に記憶される値は、0→3→6→9と変化する。

【0071】そして、アドレスカウンタ3から出力され るアドレスが11から0に戻ると、そのタイミングで、 F/F群23に記憶されている新たなステップ幅(= 9) が F / F 群 2 1 に ラッチ される と 共に、 F / F 群 2 3の出力値が0に戻り、F/F群21にラッチされた新 たなステップ幅(=9)が、3番目のブロックのデータ (D3-1 ~ D3-12) を入力する期間におけるステップ幅 として、アドレスカウンタ3へ出力されることとなる。 【0072】このため、3番目のプロックのデータ (D 3-1 ~D3-12) を入力する期間において、アドレスカウ ンタ3からは、0, 9, 7, 5, 3, 1, 10, 8, 6, 4, 2, 11の順にアドレスが出力されることとな る。尚、この期間において、出力されるアドレスが9の 次に7へと変化しているのは、9に現在のステップ幅で ある9を加算した値(=18)が、ブロックサイズ(= 12) 以上となるため、この場合には、減算器15の演 算結果であって、18についてブロックサイズ-1 (= 50 11) のモジュロを取った値である7が、次のカウント

値としてF/F群11にラッチされるからである。そし て、このことは、出力されるアドレスが7の次に5へと 変化する場合や、5の次に3へと変化する場合等につい

【0073】また、この期間においては、ステップ幅演 算器5のF/F群23、加算器25、減算器27、コン パレータ29、33、及びセレクタ31、35からなる 回路部分の作用により、アドレスカウンタ3からのアド レスがカラム数M (= 3) よりも小さい0, 1, 2 の各 場合に、F/F群21から現在出力されているステップ 10 ンターリーブ回路)を小型化することができる。 幅 (=9) が累積加算されると共に、その累積加算値に ついてブロックサイズ-1 (=11) のモジュロを取っ た値 (=5) が、次のブロックに対する新たなステップ 幅としてF/F群23に記憶される。尚、この場合、F /F群23に記憶される値は、0→9→7→5と変化す る。

【0074】そして、図4には示されていないが、その 後、アドレスカウンタ3から出力されるアドレスが11 から0に戻ると、そのタイミングで、F/F群23に記 憶されている新たなステップ幅 (=5) がF/F群21 20 にラッチされると共に、F/F群23の出力値が0に戻 り、F/F群21にラッチされた新たなステップ幅(= 5) が、4番目のブロックのデータを入力する期間にお けるステップ幅として、アドレスカウンタ3へ出力され ることとなる。このため、4番目のブロックのデータを 入力する期間において、アドレスカウンタ3からは、 0, 5, 10, 4, 9, 3, 8, 2, 7, 1, 6, 11 の順にアドレスが出力されることとなる。

【0075】以上のように、本第1実施形態のインター リーブアドレス発生器1では、アドレスカウンタ3から 30 クロックに同期して出力されるアドレスのステップ幅 が、その出力されるアドレスがブロックサイズ-1 (= N×M-1) から初期値0に戻る毎であって入力データ の1プロック分毎に、ステップ幅演算器5によって変更 されることとなる。

【0076】よって、このインターリープアドレス発生 器1によれば、1番目のブロックのデータを入力する期 間においては、アドレスカウンタ3から出力されるメモ リの各アドレスに入力データを順次書き込み、2番目以 降の各ブロックのデータを入力する期間においては、ア 40 ドレスカウンタ3から出力されるメモリの各アドレスか らデータを読み出すと共に、その読み出したアドレスに 現在の入力データを上書きすることにより、図1を用い て既述した如く、メモリからのデータの読み出しが、そ のデータを書き込んだ時とは異なるステップ幅でアドレ ッシングされることとなる。例えば、図4に示した例の 場合において、1ブロック分の入力データに対し1番目 のものから順にD1, D2, D3, D4, D5, D6, D7, D8, D9, D10, D11, D12というインデック スを付けるとすると、順次入力される各ブロックの入力 50 ント値(即ち、アドレスカウンタ3のF/F群11から

データは、メモリから読み出されることにより、夫々、 D1, D4, D7, D10, D2, D5, D8, D11, D 3, D6, D9, D12という順序に並べ替えられること となる。

【0077】このため、本第1実施形態のインターリー ブアドレス発生器1によれば、当該インターリーブアド レス発生器1とメモリとを1組備えるだけで、複数のブ ロックのデータに対する連続したインターリーブ処理が 可能となり、インターリーブ処理を行うための回路(イ

【0078】尚、本第1実施形態では、アドレスカウン タ3が、アドレスカウント手段に相当しており、そのア ドレスカウンタ3の動作が、アドレスカウント処理に相 当している。また、ステップ幅演算器5が、ステップ幅 演算手段に相当しており、そのステップ幅演算器5の動 作が、ステップ幅設定処理に相当している。そして、ス テップ幅演算器5を構成する各部のうちで、F/F群2 3、加算器25、減算器27、コンパレータ29, 3 3、セレクタ31,35、及び論理和回路41が、請求 項2に記載のステップ幅設定手段に相当し、コンパレー タ37が、請求項2に記載の検出手段に相当し、F/F 群21及びセレクタ39が、請求項2に記載のステップ 幅出力手段に相当している。

【0079】ところで、上記第1実施形態のインターリ ーブアドレス発生器1では、アドレスカウンタ3へ現在 出力しているステップ幅にカラム数Mを乗じた値を、現 在のステップ幅をカラム数M回分だけ累積加算すること によって求めたが、現在のステップ幅とカラム数Mとを 直接乗算するようにしても良い。

【0080】そこで次に、現在のステップ幅にカラム数 Mを乗じた値を、現在のステップ幅とカラム数Mとを乗 算器にて乗算することにより求めるようにした第2実施 形態のインターリーブアドレス発生器について、具体的 に説明する。まず、図5は、本第2実施形態のインター リーブアドレス発生器 43 を表す回路図である。尚、図 5において、前述した第1実施形態のインターリーブア ドレス発生器1と同じ構成要素については、同一の符号 を付しているため、詳細な説明は省略する。

【0081】図5に示すように、本第2実施形態のイン ターリーブアドレス発生器43は、第1実施形態のイン ターリーブアドレス発生器1と比較して、ステップ幅演 算器45の構成だけが異なっており、アドレスカウンタ 3は全く同じである。そして、本第2実施形態のステッ プ幅演算器45は、第1実施形態のステップ幅演算器5 と比較して、加算器25、減算器27、コンパレータ2 9,33、セレクタ31,35、及び論理和回路41の 代わりに、F/F群21の出力値(即ち、現在のステッ プ幅)とカラム数入力端子T3からのカラム数 (=M) とを乗算する乗算器47と、アドレスカウンタ3のカウ

メモリへ出力されているアドレス)が0である場合に、 ハイレベルのセレクト信号を出力し、アドレスカウンタ 3のカウント値が0でない場合に、ロウレベルのセレク ト信号を出力するコンパレータ49と、コンパレータ4 9からのセレクト信号がハイレベルの場合に、乗算器4 7の演算結果を選択して出力し、コンパレータ49から のセレクト信号がロウレベルの場合に、F/F群23の 出力を選択して出力するセレクタ51と、そのセレクタ 51の出力から、ブロックサイズ入力端子T2より入力 されるブロックサイズ-1 (=N×M-1)を減算する 10 減算器53と、セレクタ51の出力とブロックサイズ入 力端子T2からのブロックサイズー1とを大小比較し て、セレクタ51の出力がブロックサイズ-1 (=N× M-1) 以下である場合に、ハイレベルのセレクト信号 を出力し、そうでなければ(つまり、セレクタ51の出 カがブロックサイズ (=N×M) 以上である場合に)、 ロウレベルのセレクト信号を出力するコンパレータ55 と、コンパレータ55からのセレクト信号がハイレベル の場合に、セレクタ51の出力をF/F群23のデータ 端子 (D) に入力させ、コンパレータ55からのセレク 20 ト信号がロウレベルの場合に、減算器53の演算結果を F/F群23のデータ端子(D)に入力させるセレクタ

【0082】そして、このステップ幅演算器45では、 F/F群23のリセット端子(RESET)に、リセット信号入力端子T4からのリセット信号が直接入力されるようになっている。このように構成されたステップ幅演算器45においては、リセット信号入力端子T4からハイレベルのリセット信号が入力されると、F/F群23では、その各フリップフロップのリセット端子(RE30SET)に入力される信号がハイレベルとなり、また、F/F群21では、1ビット目のフリップフロップのプリセット端子(SET)と、それ以外のビットのフリップフロップのリセット端子(RESET)とに夫々入力される信号がハイレベルとなる。

57と、を備えている。

【0083】このため、第1実施形態のステップ幅演算器5と同様に、リセット信号入力端子T4からハイレベルのリセット信号が入力されると、クロック入力端子T1からのクロックに同期して、F/F群23の出力値は全ビットが0となる。また、F/F群21の出力値は、1ビット目だけが1で、それ以外のビットが0となり、この結果、アドレスカウンタ3へ出力されるステップ幅は初期値としての1になる(図6参照)。

【0084】そして、その後、リセット信号入力端子T 4からのリセット信号がロウレベルになって、リセット が解除されると、F/F群23は、セレクタ57の出力 をクロックに同期してラッチし出力する。ここで、本第 2実施形態のステップ幅演算器45においては、アドレ スカウンタ3のカウント値が0である場合に、セレクタ 51から、乗算器47によってF/F群21の出力値と 50

カラム数 (=M) とが乗算された乗算結果が出力され、 更に、その乗算器 4 7 の乗算結果がプロックサイズ-1 (=N×M-1) 以下であれば、その乗算結果がそのままセレクタ5 7 から F / F 群 2 3 のデータ端子 (D) へ出力され、逆に、乗算器 4 7 の演算結果がプロック数 (=N×M) 以上であれば、減算器 5 3 によって乗算器 4 7 の乗算結果からプロックサイズ-1 (=N×M-1) が減算された演算結果が、セレクタ5 7 から F / F 群 2 3 のデータ端子 (D) へ出力される。

22

【0085】また、アドレスカウンタ3のカウント値が0でない場合には、セレクタ51から、F/F群23の出力の方が選択されて出力され、更に、そのF/F群23の出力値がブロックサイズ-1(=N×M-1)以下であれば、そのF/F群23の出力がそのままセレクタ57からF/F群23のデータ端子(D)へ出力され、逆に、F/F群23の出力値がブロック数(=N×M)以上であれば、減算器53によってF/F群23の出力値からブロックサイズ-1(=N×M-1)が減算された演算結果が、セレクタ57からF/F群23のデータ端子(D)へ出力される。

【0086】このため、F/F群23は、乗算器47、減算器53、コンパレータ49,55、及びセレクタ51,57と共同して動作することにより、F/F群21から出力されているステップ幅とカラム数Mとを乗算した乗算値についてブロックサイズ-1(=N×M-1)のモジュロを取った値を、次のブロックに対するインターリーブ処理時の新たなステップ幅として記憶することとなる。そして、この動作により、アドレスカウンタ3へ現在出力しているステップ幅にカラム数(=M)を乗じた値についてブロックサイズ-1(=N×M-1)のモジュロを取った値が、次のブロックに対するインターリーブ処理時の新たなステップ幅として設定される。

【0087】一方、当該ステップ幅演算器45において も、第1実施形態のステップ幅演算器5と同様に、リセ ット信号入力端子T4からのリセット信号がハイレベル からロウレベルになってリセットが解除されると、F/ F群21は、コンパレータ37からのセレクト信号に応 じて動作するセレクタ39の出力を、クロックに同期し てラッチし、ステップ幅として出力する。そして、セレ クタ39は、コンパレータ37からのセレクト信号がロ ウレベルの場合(即ち、アドレスカウンタ3のカウント 値がブロックサイズ-1 (=N×M-1) でない場合) には、F/F群21の出力をF/F群21のデータ端子 (D) に入力させ、また、コンパレータ37からのセレ クト信号がハイレベルの場合 (即ち、アドレスカウンタ 3のカウント値がブロックサイズー1 ($=N \times M - 1$) である場合)に、F/F群23の出力をF/F群21の データ端子(D)に入力させる。

【0088】よって、本第2実施形態のステップ幅演算器45においても、F/F群21は、アドレスカウンタ

3のカウント値がブロックサイズ-1 (=N×M-1) になると、次のクロックタイミング(即ち、アドレスカ ウンタ3のカウント値が初期値0に戻るタイミング) で、F/F群23に記憶されている次のブロックに対す る新たなステップ幅をラッチし、そのラッチしたステッ プ幅を、アドレスカウンタ3のカウント値が次にプロッ クサイズ-1 (=N×M-1) から初期値0へ戻るまで の1ブロック分の期間中、アドレスカウンタ3へ出力す ることとなる。

【0089】ここで、図6は、本第2実施形態のインタ 10 ーリーブアドレス発生器43の動作を、行数(ロー数) N=4及び列数 (カラム数) M=3のブロックサイズで インターリーブ処理を行う場合を例に挙げて表すタイム チャートである。そして、図6に示すように、本第2実 施形態のインターリープアドレス発生器43では、F/ F群23の出力値が、1番目のプロックのデータ (D1-1 ~D1-12) を入力する期間の開始から2つ目のクロッ クタイミングにおいて、0から3へと変化し、2番目の ブロックのデータ (D2-1 ~D2-12) を入力する期間の 開始から2つ目のクロックタイミングにおいて、3から 20 9へと変化し、更に、3番目のブロックのデータ (D3-1 ~D3-12) を入力する期間の開始から2つ目と3つ目 の各クロックタイミングにおいて、9→16→5と順次 変化する点のみが、第1実施形態のインターリープアド レス発生器1と異なっている。

【0090】そして、このような本第2実施形態のイン ターリーブアドレス発生器43によっても、アドレスカ ウンタ3からは、第1実施形態のインターリーブアドレ ス発生器1と全く同様の順序でアドレスが出力されるこ ととなり、当該インターリーブアドレス発生器43とメ 30 成を表すブロック図である。 モリとを1組備えるだけで、複数のブロックのデータに 対する連続したインターリーブ処理が可能となる。

【0091】尚、本第2実施形態では、アドレスカウン タ3が、アドレスカウント手段に相当しており、そのア ドレスカウンタ3の動作が、アドレスカウント処理に相 当している。また、ステップ幅演算器45が、ステップ 幅演算手段に相当しており、そのステップ幅演算器45 の動作が、ステップ幅設定処理に相当している。そし て、ステップ幅演算器45を構成する各部のうちで、F /F群23、乗算器47、減算器53、コンパレータ4 40 9,55、及びセレクタ51,57が、請求項3に記載 のステップ幅設定手段に相当し、コンパレータ37が、 請求項3に記載の検出手段に相当し、F/F群21及び セレクタ39が、請求項3に記載のステップ幅出力手段 に相当している。

【0092】以上、本発明の一実施形態について説明し たが、本発明は、前述した実施形態に限定されるもので はなく、種々の形態を採り得ることは言うまでもない。 例えば、前述した各実施形態では、ステップ幅演算器 5、45からアドレスカウンタ3へ出力されるステップ 幅の初期値が1であったが、ステップ幅の初期値は、1 以上の整数であれば良い。

【0093】また、インターリーブ処理に用いるメモリ の先頭アドレスが0番地でない場合には、アドレスカウ ンタ3から出力されるアドレスに、メモリの先頭アドレ スの値を加算し、その加算後のアドレスをメモリのアド レス入力端子に供給するようにすれば良い。

【図面の簡単な説明】

【図1】 本発明の作用を説明する説明図である。

【図2】 第1実施形態のインターリーブアドレス発生 器の構成を表すブロック図である。

【図3】 第1実施形態のインターリーブアドレス発生 器の構成を表す回路図である。

【図4】 図3のインターリーブアドレス発生器の動作 を表すタイムチャートである。

【図5】 第2実施形態のインターリーブアドレス発生 器の構成を表す回路図である。

【図6】 図5のインターリーブアドレス発生器の動作 を表すタイムチャートである。

【図7】 従来のインターリーブアドレス発生器を用い たインターリーブ回路の基本構成を表すブロック図であ る。

【図8】 図7のインターリーブ回路の動作を説明する 説明図である。

【図9】 複数のブロックのデータを連続してインター リーブ処理するための、従来のインターリーブ回路の構

【図10】 図9のインターリーブ回路の動作を表すタ イムチャートである。

【符号の説明】

1,43…インターリーブアドレス発生器

3…アドレスカウンタ 5, 45…ステップ幅演算器 11, 21, 23…フリップフロップ群 (F/F群)

13, 25…加算器 15, 27, 53…減算器 4 7 …乗算器

17, 29, 33, 37, 49, 55…コンパレータ

19, 31, 35, 39, 51, 57…セレクタ 1 …論理和回路


T2…ブロックサイズ入力 T1…クロック入力端子 端子

T3…カラム数入力端子 T4…リセット信号入力端


T5…アドレス出力端子

24


【図1】




【図2】




【図3】




【図4】




【図6】




【図5】



【図7】



【図9】




【図8】

(A) (B) 行(ロー)方向 書き込み 列(カラム)方向 71°12 1 **フドレス 2 プドルス 3** アト゚レス 1 アト゚レス 2 71"UZ 0 (2)(3) (4) (1)**/**5\ /9\ /1**3**\ 71°12 4 71°12 6 71°12 7 71°12 5 71°12 4 71°12 5 7**ト***レス 6 71"12 7 (6) **(8)** (5) (7)71-12 8 71 10 71 14 17 71°17 11 71.17 8 ℛ (10)(11)(12)(9) /13\ 71-12 12 71-12 13 71-12 14 7h"NA 15 71 bz 12 71 bz 13 71 bz 14 71 bz 15 (13)(14) (15)(16)

(〇内の番号は、データを含き込む順序)

【図10】

(△内の番号は、データを読み出す順序)



			é	· · · · · · · · · · · · · · · · · · ·	,
		i.			
	**				
		·			
		٠,			